

Manual de laboratorio de sistemas electrónicos digitales

(modalidad presencial)

Teoría y Práctica

Autores: Juan Angel Garza Garza, Dra. Norma Patricia Puente Ramirez e M. C. Jesus Daniel Garza Camarena.

Primera edición, febrero 2023

©Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Pedro de Alba S/N

Cd. Universitaria

San Nicolás de los Garza N.L.

México Cp 66450

<http://WWW.FIME.UANL.MX>

Tel. (0181) 83294020 Ext. 5921

Email: jagarza@uanl.mx

<http://jagarza.fime.uanl.mx/>

Impreso en FIME UANL México

ISBN: en trámite

Contenido

Sesión 3.....	3
Captura Esquemática con Dispositivos Lógicos Programables	3
Objetivos particulares.....	3
Elementos de competencia.	3
Material a utilizar.....	4
Fundamento Teórico.....	4
Actividad de aprendizaje.....	6
Cuestionario:	10
Reporte.....	10

Sesión 3

Captura Esquemática con Dispositivos Lógicos Programables

Objetivos particulares

Durante el desarrollo de esta sesión el alumno implementará los operadores lógicos **And**, **Or**, **Nand**, **Nor** y **Exor** de cuatro entradas en un solo Circuito Integrado (Chip), un Dispositivo Lógico Programable (PLD), con la ayuda del programa de captura esquemática (Schematic) y comprobando sus tablas de verdad por medio de la simulación del programa PROTEUS.

Elementos de competencia.

Crear un nuevo proyecto utilizando el programa de ispLEVER Classic, Proporcionando la información del nombre y ubicación del archivo, y Seleccionar el tipo de diseño.

Seleccionar la Familia PLD, Gal, dispositivo y tipo de empaque.

Crear una nueva fuente (New Source) definiendo el nombre del archivo y elaborar el diagrama de conexiones con los pasos de componentes, conectores, variables, definir nodo de entrada o salida, así como la asignación del número de terminal, de los operadores **And**, **Or**, **Nand**, **Nor** y **Exor**, todos de cuatro entradas, por medio de la captura esquemática (Schematic).

Obtener los archivos de reporte (RPT) y Programación (JED) del PLD.

Utilizar el programa PROTEUS para efectuar la simulación utilizando el PLD AM22V10 cargando el archivo JEDEC generado anteriormente.

Comunicar el procedimiento y los resultados obtenidos en forma oral y por medio de un reporte escrito.

Material a utilizar










Programas de aplicación (software):

IspLEVER Classic

Microsoft Word (reporte)

Proteus

ScreenToGif

Cant.	descripción	imagen	
1	Una fuente de alimentación de cinco volts		
9	Resistores de 330 Ω a 1/4 W		
9	Led's de 5 mm económico diferentes colores, ámbar, Azul, rojos y verdes.		
1	Tablilla de conexiones (Proto-Board) 1 Bloque 2 Tiras 830 puntos		
1	DIP Switch deslizable (4 o 8 interruptores deslizables) tipo TTL		
4	Switch Push Micro NO (interruptor de no retención normalmente abierto)		
1	Cables diferentes tamaños ya listos para alambiar		
1	Dispositivo Logico Programable (PLD) 22V10		
		Microchip	Lattice

Fundamento Teórico

Por medio de la Captura Esquemática es posible fabricar en un Circuito Integrado de Aplicación Específica (ASIC siglas en inglés), utilizando diagramas que representan a los diferentes componentes del circuito y solo se efectúan interconexiones entre ellos.

La gran ventaja de usar esta herramienta es el de hacer los diseños utilizando una computadora, donde los errores son fácilmente detectables y corregibles,

El orden de conexión de los componentes básicos de la captura esquemática son los siguientes:

1.- **Símbolos.**

2.- **Conectores.**

3.- **Etiquetas.**

4.- **Puertos de Entrada y/o Salida.**

5 **I/O PADS** Asignar el número de terminal

Símbolos son una representación gráfica de los componentes o operadores.

Conectores (alambre) para la interconexión entre las terminales de los símbolos, o Dispositivos de entrada/salida.

Etiquetas (Variables) los nombres para la identificación de las entradas o salidas aclarando que el nombre que le asignemos a las variables hay que tomar en cuenta que es sensible a mayúsculas y minúsculas es decir que, una **A** mayúscula es diferente variable de una **a** minúscula.


Puertos de entrada/salida es la definición de la terminal utilizada como un Puerto de Entrada, Salida o Puerto Bidireccional

I/O PADS es módulo para asignar el número de terminal válida para un pin de entrada o salida..

Actividad de aprendizaje.

Diseñar y efectuar la simulación de los operadores: **And**, **Or**, **Exor**, **Nand**, y **Nor** de cuatro entradas llamadas **A**, **B**, **C** y **D**, implementados en un dispositivo lógico programable (PLD) GAL (Generic Logic Array) 22V10, usando el programa de **captura esquemática** y el compilador Isp Expert System Starter Software y comprobar su funcionamiento comparando sus Tablas de Verdad con la simulaciones obtenidas en **Abel Test Vectors** y **Proteus**.

Los componentes solicitados se encuentran en la **biblioteca de símbolos GATES:LIB** y son:




Note que para el operador Exor (**G_XOR**) no se encuentran disponibles símbolos de cuatro entradas por lo cual se usarán tres símbolos de dos entradas utilizando la propiedad asociativa.

Asignar el numero de terminal (PIN) a cada una de las 4 entradas y 5 salidas correspondiendo a línea siguiente tabla:

Entradas	terminal		Salidas	terminal
A	1		AND	18
B	2		NAND	17
C	3		NOR	16
D	4		OR	15
			EXOR	14

Para asignar el número de terminal recurrimos a los I/OPADS y a Edit symbol attribute




El diseño en ingeniería se define como la creación y desarrollo de un producto económicamente viable, proceso o sistema para satisfacer una necesidad específica de un cliente o proceso.

Actualmente, el método más económico y que requiere la menor cantidad de componentes para implementar los circuitos diseñados, lo constituye el PLD (Dispositivo Lógico Programable) conocido como GAL (Arreglo Lógico Genérico), ya que con un solo dispositivo se implementa cualquier circuito diseñado en clase o laboratorio, pudiendo usarse el mismo dispositivo para el siguiente diseño, ya que es borrable y reprogramable.

Además, su precio accesible para un estudiante de una universidad pública. De este modo es fácil lograr que cada estudiante implemente los diseños solicitados en este manual así como los propios.

En la selección del dispositivo (**Select Device**) para que se muestre los diferentes modelos del GAL hay que activar la opción **Show Obsolete Devices** y en la parte superior de la lista se mostrara GAL Device, y ahí no importando la marca (Lattice, Atmel, Cypres, etc.) seleccionara por el tamaño 16V8, 18V8, 20V8, 22V10 o 26V12 según sea su dispositivo El tipo de empaque (Package type) DIP (Empaque dual en línea)



Circuito Terminado.





Diagrama esquemático

Obtenga para la Tabla de verdad los valores para cada una de las salidas.

m	A B C D	And	Or	Exor	Nand	Nor
0	0 0 0 0					
1	0 0 0 1					
2	0 0 1 0					
3	0 0 1 1					
4	0 1 0 0					
5	0 1 0 1					
6	0 1 1 0					
7	0 1 1 1					
8	1 0 0 0					
9	1 0 0 1					
10	1 0 1 0					
11	1 0 1 1					
12	1 1 0 0					
13	1 1 0 1					
14	1 1 1 0					
15	1 1 1 1					

Recomendaciones:

7.- En el programa Proteus realice el diagrama del PLD y cargue el archivo JED y efectué la simulación para cada una de las combinaciones de entrada y obtenga los valores de cada uno de los operadores booleanos, incluya su nombre, Numero de lista , brigada y fecha de realización.



Cuestionario:

- ¿Cuál es el significado de la palabra GAL?
- ¿Cuántas Entradas máximo puede tener el de GAL22V10?
- ¿Cuántas Salidas máximo puede tener el de GAL22V10?
- ¿Cuál es el significado de JEDEC?

Reporte (lista de Cotejo, Check List)

1	Portada con datos completos.
2	Tablas de verdad de todos los operadores
3	Imagen de la distribución de terminales PINOUT
4	Imagen de la Captura esquemática
5	Diagrama en Proteus
6	Cuestionario contestado
8	Foto del circuito implementado
9	Conclusiones
8	Recomendaciones
9	Referencias Bibliográficas

Archivos entregables

Reporte completo	Archivo de la captura esquemática	Archivo de la simulación	Archivo de diagrama	animaciones
PDF	SCH	ABV	PDSRJR	GIF
Todos incluidos en un solo archivo ZIP o RAR llamado LWXNLY. ,W=día, X=hora, Y=No. de lista en un archivo ZIP o RAR				

Una vez cumplido lo anterior agendar entrevista presencial para mostrar el circuito implementado y los resultados en forma oral y escrita.



La inteligencia consiste no sólo en el conocimiento, sino también en la destreza de aplicar los conocimientos en la práctica.

Aristóteles.

VIVE LA FIME